Experience

Dolphin Design

• France
• Semiconductor Manufacturing
• 100 - 200 Employee

• IPs Digital Verification Lead

  • Jan 2023 - Present

  Digital Verification Lead: - Verification Technical&Team Leader on a RISC-V Processor - International & open-source context - Cotation, planning - Digital Verification Plans definition and implementation Digital Verification: - UVM Methodology - Coverage Driven methodology - Verification flow support and development - Regression flow managment - Test Development

• ASIC & IPs Digital Verification

  • Aug 2019 - Dec 2022

  Digital Verification ASICs & IPs : - UVM methodology - Functional Verification / Coverage driven methodology - Test Development - Verification flow development - Verification IP development and re-use - Assertion Based Verification - TLM / RTL Co-verification platform - C Scoreboarding Toolbox: - SystemVerilog / UVM - Simulation tools (Siemens, Cadence, Synopsys) - Verification Management with Questa VRM - Continuous integration with Jenkins -… Show more Digital Verification ASICs & IPs : - UVM methodology - Functional Verification / Coverage driven methodology - Test Development - Verification flow development - Verification IP development and re-use - Assertion Based Verification - TLM / RTL Co-verification platform - C Scoreboarding Toolbox: - SystemVerilog / UVM - Simulation tools (Siemens, Cadence, Synopsys) - Verification Management with Questa VRM - Continuous integration with Jenkins - Version Control with SVN, git (GitLab) - Scripting: Python, Shell, Perl, Tcl, ...

• Ingénieur conception en micro-électronique numérique

  • Aug 2017 - Aug 2019

  Meylan, Rhône-Alpes, France Adaptive Low-Power Techniques for Fully-Depleted Silicon-on-Insulator - Etude bibliographique sur la consommation des SoC, les capteurs de variabilités, la modélisation niveau C/SystemC - Analyse de la répartition des chemins critiques et de la consommation (avec DesignCompiler et PrimeTime PX) - Modélisation d'un SoC niveau C++

• Définition, conception et évaluation d'un système de contrôle pour le DVFS

  • Feb 2017 - Aug 2017

  Meylan, Rhône-Alpes, France



TEISA - GIM

• Implementation of Video Algorithms on Xilinx Zynq Platform

  • May 2016 - Jul 2016

  Région de Santander, Espagne Synthèse Haut-Niveau et implémentation d'algorithmes de traitement vidéo sur cible mixte matérielle/logicielle sous environnement Linux. Utilisation de la suite Vivado et des outils Xilinx (Vivado, Vivado HLS, PetaLinux, ...)



BSE Electronic

• France
• Appliances, Electrical, and Electronics Manufacturing
• 1 - 100 Employee

• Service Production : Découverte du processus d'assemblage de cartes électroniques

  • Jun 2015 - Jul 2015

  Le Creusot Travail sur la chaîne de Production : Assemblage de cartes électroniques, soudures de composant traditionnels et CMS, test de cartes de électroniques.