Simon Tellier

Ingénieur électronique at Metrolab Technology SA
  • Claim this Profile
Contact Information
Location
Geneva, Geneva, Switzerland, CH

Topline Score

Topline score feature will be out soon.

Bio

Generated by
Topline AI

You need to have a working account to view this content.
You need to have a working account to view this content.

Experience

    • Switzerland
    • Appliances, Electrical, and Electronics Manufacturing
    • 1 - 100 Employee
    • Ingénieur électronique
      • Jul 2012 - Present

      Développement embarqué microcontroleur C/C++ - Développement logiciel LabVIEW/C++/Qt - Développement matériel VHDL - Vérifications et corrections matérielles - Mise en route de prototypes Développement embarqué microcontroleur C/C++ - Développement logiciel LabVIEW/C++/Qt - Développement matériel VHDL - Vérifications et corrections matérielles - Mise en route de prototypes

    • IT Services and IT Consulting
    • Développeur C et Java embarqués
      • 2012 - 2012

    • Stage Développeur matériel/logiciel en Bureau d'Etudes
      • May 2010 - Jun 2010

      Développement d'un système de surveillance photovoltaïque. Conception conjointe matériel / logiciel Carte à base de microcontrôleur dsPIC de Microchip Mesure de courant, tension, température, luminosité et horodatage Interface logicielle (Java) de récupération des données sauvegardées Développement d'un système de surveillance photovoltaïque. Conception conjointe matériel / logiciel Carte à base de microcontrôleur dsPIC de Microchip Mesure de courant, tension, température, luminosité et horodatage Interface logicielle (Java) de récupération des données sauvegardées

    • Stage de portage et optimisation de VHDL
      • Jul 2009 - Aug 2009

      Portage de deux projets VHDL (terminaux satellites) de l'outil Synplify à Xilinx. Adaptation des descriptions VHDL au nouveau synthétiseur Correction des attributs Vérification de l'interprétation du synthétiseur par schéma RTL, du placement/routage par PlanAhead, des contraintes de temps par simulation post-synthèse sous modelsim. Débuggage sur cible à l'aide d'un analyseur logique Tests et validation sur cible par envois de messages aléatoires et analyse du trafic

Education

  • Polytech'Nantes
    Ingénieur, Electronique et Technologies Numériques
    2009 - 2012
  • Nantes Université
    DUT, Génie Electrique et Informatique Industrielle
    2007 - 2009

Community

You need to have a working account to view this content. Click here to join now